ベンチの早見表
印刷用: 図面一式「NES controller-port bridge, v1b」TM-NESB-001 版 P (PDF、英語)、組み上がった v1b、写真の上に検査箇所を書き出したもの (PNG)。
tools/cheatsheet.py が生成する。ピン番号と信号は回路図から、ハーネスの色は
実験ノートから、ブレークアウトのリードは立ち上げ道具自身の表から、各チップの
配線はネットリストから読んでいる。書き下ろしなのは、各ピンが実機で何をするか
という説明だけだ。それはデータシートのもので、あの道具の中の一か所に置いて
あり、回路図がピンを違う名で呼んでいたら拒まれる。同じ行が図面パッケージの
シートになる (tools/make-package.py)。ヘッドの手 (Pi のジャンパ、PC817、
リレー) には自分の早見表がある: cheat-sheet-head.md。
シート: bench-v1b。
コントローラポート: ピン、NES のハーネス、ブレークアウト
ピン番号はこのコンソールのポート筐体に成形されているもので、信号は回路図のもの。2026-09-09 実測 (電源が来ているのは 7 ではなく 5 だ)。ハーネスの色は実験ノートのステップ 1.1 (2026-09-08) から。ブレークアウトのリードは 2026-09-09 に、ケーブルをコンソールから抜いた状態で導通を当たった。切ったケーブルのパッド側も同じ五色を運んでいる。色の規則ではなく、リードを見ること。
| ピン | 信号 | NES のハーネス | ブレークアウトのリード | ブリッジでは |
|---|---|---|---|---|
| 1 | GND | 茶 | 黄 | GND レール |
| 2 | CLK | 赤 | 青 | R2-1、A1 D2 (INT0) |
| 3 | OUT0 | 橙 | 黒 | U1-1、A1 D5 (T1) |
| 4 | D0 | 黄 | 緑 | U2-9 |
| 5 | +5V | 白 | 赤 | 使わない: ブリッジは UNO の 5 V から動く |
| 6 | n/c | 青 | 運んでいない | |
| 7 | n/c | 紫 | 運んでいない |
電源とリセットのブレークアウト
五本そのまま通しで、前面パネルのハーネスと色を合わせてある (docs/lab/06-breakout-map-power-reset.jpg)。2026-09-17 にメーターで当たった。接地の線は一本も無い: 前面パネルは自分のパッドと筐体で接地されている。
| ピン | NES のハーネス | ブレークアウトのリード | 何か |
|---|---|---|---|
| 1 | 茶 | 茶 | 電源スイッチ |
| 2 | 赤 | 赤 | 電源スイッチ |
| 3 | 橙 | 橙 | リセット、+ 側 (4.40 V) |
| 4 | 黄 | 黄 | リセット、- 側、および LED |
| 5 | 白 | 白 | LED |
ヘッドの四本のジャンパ
Pi のヘッダから出た Dupont のリード四本、ブレークアウトは無し (2026-09-10)。ヘッダの位置は Pi 自身の番号だ。ここからコンソールへ行く線は無い: Pi の接地は UNO の USB ケーブルを通してしかコンソールに届かない。
| Pi のピン | 位置 | 行き先 | 役目 |
|---|---|---|---|
| GPIO17 | 11 | PC817 モジュールの INPUT + | リセット、100 ms の high |
| GPIO27 | 13 | リレーモジュールの IN | 電源: high が入 |
| 5V | 2 | リレーモジュールの VCC | コイルの電源 |
| GND | 6 | PC817 の IN-、リレーの GND | 貸してある唯一の接地 |
UNO のリボン
UNO のデジタルヘッダから Dupont 九本。色はヘッダの上で読んだピンごとのもの (2026-09-11)。ネットと向こう端は回路図から。
| UNO のピン | 色 | ネット | 行き先 |
|---|---|---|---|
| D2 | 青 | CON_CLK | J1-2、R2-1 |
| D3 | 緑 | TRIG | R1-1 |
| D5 | 黄 | CON_OUT0 | J1-3、U1-1 |
| D6 | 橙 | PAD_LATCH | J2-3 |
| D7 | 赤 | PAD_CLK | J2-2 |
| D8 | 茶 | PAD_D0 | J2-4 |
| D10 | 黒 | RCLK | U3-12 |
| D11 | 白 | MOSI | U3-14 |
| D13 | 灰 | SCK | U3-11 |
スコープ: チャネルとトリガ
2026-09-15 に配線したとおり。各プローブの着地点は、元に戻せるように基板の列で書いてある。プローブの接地は右の基板の GND レール、つまりコンソールの接地に。プローブは 10x。DS1054Z に外部トリガ入力は無い (2026-09-15 実測) ので、ブリッジの TRIG が CH1 を取る。このチャネルは、メインボードにプローブを当てるまではマスタクロックのために空けてあるものだ。立ち上げのステップ 6.1 はスコープを CH1 で仕掛け、ラッチで TRIG を撃つ。
| 入力 | 信号 | プローブの位置 | なぜ |
|---|---|---|---|
| CH1 | TRIG | 中央の基板の R1: 行 a の、列 9 (緑の D3 リードの筐体) から列 6 (スコープへ行く赤のリード) までの抵抗 | トリガ: ラッチ T で 2.5 V の立ち上がり、874 us のあいだ 5.4 V (2026-09-15 実測)。後にはマスタクロックのチャネルとして、交代で |
| CH2 | CON_OUT0 (ラッチ) | U1 のピン 1: 右の基板の列 34、U2 に向いた側 (行 f から j) | ポールごとに 1 パルス、幅 3.6 us、毎秒 60.06 回。リードは 2026-09-15 の晩に新しくした |
| CH3 | コンポジット映像 | コンソールの映像出力、スプリッタを通して | ポールが着地する先の絵 |
| CH4 | CON_D0 | U2 のピン 9: 右の基板の列 18、レール側 (行 a から e) | コンソールが読み返すバイト、押下で LOW: 00 なら八ビットのあいだ high、ff なら low (2026-09-15 23:00 実測。これで二本のプローブを見分けた) |
| EXT TRIG | 無し | このスコープには無い | DS1054Z に外部トリガ入力は無い (2026-09-15 実測: source EXT は拒まれた。背面の BNC は Trig Out だ) |
U1: 74HCT04、+5V で
六回路のインバータ、独立したゲートが六つ。HCT の入力は TTL のレベルで切り替わる (2.0 V から high) ので、コンソールの NMOS の OUT0 線に座っている: OUT0 が high でレジスタが読み込むので、その反転が 165 の active-low のロードになる。使っているゲートは一つ。残る五つの入力は CMOS なので、浮かせてはいけない: 空いている A 入力はそれぞれ GND に落とし、その Y は開けたままにする。
| ピン | 名前 | 実機では | このベンチでは |
|---|---|---|---|
| 1 | 1A | ゲート 1 の入力 | CON_OUT0: J1-3、A1 D5 (T1) |
| 2 | 1Y | ゲート 1 の出力、1A の反転 | /PL: U2-1 |
| 3 | 2A | ゲート 2 の入力 | GND レール |
| 4 | 2Y | ゲート 2 の出力 | 接続なし |
| 5 | 3A | ゲート 3 の入力 | GND レール |
| 6 | 3Y | ゲート 3 の出力 | 接続なし |
| 7 | GND | 接地 | GND レール |
| 8 | 4Y | ゲート 4 の出力 | 接続なし |
| 9 | 4A | ゲート 4 の入力 | GND レール |
| 10 | 5Y | ゲート 5 の出力 | 接続なし |
| 11 | 5A | ゲート 5 の入力 | GND レール |
| 12 | 6Y | ゲート 6 の出力 | 接続なし |
| 13 | 6A | ゲート 6 の入力 | GND レール |
| 14 | VCC | 電源、4.5 から 5.5 V。ピンのところで GND へ 100 nF | +5V レール |
U2: 74HC165、+5V で (TI の袋のもの)
8 ビットのパラレルイン、シリアルアウトのシフトレジスタ: パッドの 4021 を 74 のパッケージにしたものだ。/PL が low のあいだ、八つの入力 A から H はそのまま各段へ写される (透過なので、ロードの前にバイトが落ち着いていなければならない)。/PL が high なら、CP の立ち上がりごとに一つ QH の方へずれ、A には DS が引き込まれる。QH は段 H を見せるので、H が最初に出るビット、A が八番目だ。だからパッドの順序 A、B、Select、Start、上、下、左、右は、H から A へ下る形で配線されている。/CE が high だとクロックは止まったままだ。
| ピン | 名前 | 実機では | このベンチでは |
|---|---|---|---|
| 1 | /PL | パラレルロード、active low: low のあいだ入力が写される | /PL: U1-2 |
| 2 | CP | シフトクロック、立ち上がり、/CE が low のとき | CP: R2-2、C4-1 |
| 3 | E | パラレル入力 E、四番目に出るビット | Q_START: U3-3 |
| 4 | F | パラレル入力 F、三番目に出るビット | Q_SEL: U3-2 |
| 5 | G | パラレル入力 G、二番目に出るビット | Q_B: U3-1 |
| 6 | H | パラレル入力 H、最初に出るビット (ロード後の QH) | Q_A: U3-15 |
| 7 | /QH | 反転したシリアル出力 | 接続なし |
| 8 | GND | 接地 | GND レール |
| 9 | QH | シリアル出力: 段 H | CON_D0: J1-4 |
| 10 | DS | シリアル入力: 八発目のクロックの後に A へ入る | GND レール |
| 11 | A | パラレル入力 A、八番目に出るビット | Q_RIGHT: U3-7 |
| 12 | B | パラレル入力 B、七番目に出るビット | Q_LEFT: U3-6 |
| 13 | C | パラレル入力 C、六番目に出るビット | Q_DOWN: U3-5 |
| 14 | D | パラレル入力 D、五番目に出るビット | Q_UP: U3-4 |
| 15 | /CE | クロックイネーブル、active low: high が CP を止める | GND レール |
| 16 | VCC | 電源、2 から 6 V。ピンのところで GND へ 100 nF | +5V レール |
U3: 74HC595、+5V で
出力ラッチ付きの 8 ビットのシリアルイン、パラレルアウトのシフトレジスタ。SRCLK の立ち上がりごとに SER が QA の段へ入る。各段は、RCLK の立ち上がりが八つを一度に出力ラッチへ写すまで見えないままで、これがバイトをコンソールに対して不可分にしている: 165 は書き途中のバイトを決して見ない。/OE が low で出力が入り、/SRCLR が low でシフトの段が消える (ラッチは消えない)。QH' は八番目の段で、二枚目の 595 を繋ぐためのものだ。
| ピン | 名前 | 実機では | このベンチでは |
|---|---|---|---|
| 1 | QB | ラッチされた出力 B | Q_B: U2-5 |
| 2 | QC | ラッチされた出力 C | Q_SEL: U2-4 |
| 3 | QD | ラッチされた出力 D | Q_START: U2-3 |
| 4 | QE | ラッチされた出力 E | Q_UP: U2-14 |
| 5 | QF | ラッチされた出力 F | Q_DOWN: U2-13 |
| 6 | QG | ラッチされた出力 G | Q_LEFT: U2-12 |
| 7 | QH | ラッチされた出力 H | Q_RIGHT: U2-11 |
| 8 | GND | 接地 | GND レール |
| 9 | QH' | ラッチ前の段 H: 繋いだ 595 へのシリアル出力 | 接続なし |
| 10 | /SRCLR | シフトレジスタのクリア、active low: 動かすには high に留める | +5V レール |
| 11 | SRCLK | シフトクロック、立ち上がり: SER が A へ、A が B へ、と続く | SCK: A1 D13 SCK |
| 12 | RCLK | ラッチクロック、立ち上がり: 八つの段すべてを出力へ | RCLK: A1 D10 |
| 13 | /OE | 出力イネーブル、active low: low で QA から QH を駆動する | GND レール |
| 14 | SER | シリアルデータ入力、SRCLK の立ち上がりで標本化される | MOSI: A1 D11 MOSI |
| 15 | QA | ラッチされた出力 A | Q_A: U2-6 |
| 16 | VCC | 電源、2 から 6 V。ピンのところで GND へ 100 nF | +5V レール |
ビルド時に nes-bench/docs/cheat-sheet.md から取り込んでいる。写しはリポジトリの一つだけだ。報告には私たちの間の言葉がいくつか残っている: 報告書で使われる言葉。